제5부 구동·액추에이터·동력전달

5.8 관절 내장 인버터와 전력 반도체: Si MOSFET·GaN 하프브리지·고주파 PWM·발열 설계

5.8.1 이 장에서 배우는 것 / 선수 지식 / 특히 중요한 독자

이 장은 모터 하우징 안에 내장되는 48 V급 3상 인버터의 전력 반도체를 다룬다. Si MOSFET과 GaN 하프브리지 전력단의 데이터시트 지표(도통 저항·게이트 전하·출력 전하·역회복·제3사분면 전압)를 손실 항목으로 옮기고, 스위칭 주파수에 따른 손실·전류 리플·전류 루프 대역폭·데드타임 전압 오차를 계산하며, 접합 온도(정지 유지와 저속 회전의 열 맥동)와 전력 루프 인덕턴스에 의한 링잉 상한을 추정한다. 인버터 구조·PWM 변조·전류 센싱·전류 제어기 설계는 5.6, 벡터 제어·약계자는 5.7, 위치·속도 루프는 5.9, 관절 모듈 통합은 7.2, 제어 보드·게이트 드라이버 회로는 8.11, 전장 설계와 EMC는 8.9, 로봇 열 관리는 8.7과 이어진다.

배우는 것:

• 전압 이용률 — 최소·최대 영상분 주입 PWM의 선형 한계 $V_{dc}/\sqrt3$, 주입이 없을 때 $V_{dc}/2$.
• 소자 지표와 손실 항목 — 도통·중첩·출력 전하·역회복·데드타임·게이트 구동의 식과 기본파 주기 평균.
• 스위칭 주파수의 영향 — 손실 증가, 전류 리플 감소, 전류 루프 대역폭 상한.
• 열 설계 — 열 경로, 포스터 열 회로, 정지 유지와 저속 회전에서의 접합 온도 맥동.
• 기생 인덕턴스 — 링잉 상한과 슬루율, 하프브리지 패키지의 레이아웃 요구.

선수 지식: 5.3(PMSM 원리), 5.6(인버터·PWM), 5.7(FOC와 전압 한계), 1.25(z변환).

특히 중요한 독자: 관절 내장 드라이브의 전력단을 선정하는 하드웨어 엔지니어, 구동기 사양에서 전류·열 한계를 읽어야 하는 시스템 설계자, 스위칭 주파수와 모터 인덕턴스의 조합을 검토하는 제어 엔지니어.

출처 방침. 기준 시점은 2026-11-05이다. 직접 읽은 자료(제조사 공식 데이터시트, 모두 TI): CSD19531Q5A 100 V N채널 NexFET 데이터시트(SLPS406B, 2013년 9월, 2014년 5월 개정), LMG2100R044 100 V 35 A GaN 하프브리지 전력단(SNOSDF9B, 2023년 7월, 2024년 3월 개정), LMG5200 80 V 10 A GaN 하프브리지 전력단(SNOSCY4E, 2015년 3월, 2018년 10월 개정), DRV835x 100 V 3상 스마트 게이트 드라이버(SLVSDY6A, 2018년 8월, 2019년 6월 개정; 특징·데드타임·게이트 전류 표만 읽었다). 데이터시트 곡선(온도에 따른 $R_{DS(on)}$, 역도통 특성)의 값은 PNG로 렌더해 눈으로 읽은 근사값이며 정밀도가 낮다. 읽지 못한 것: AEC-Q101, JEDEC JESD51 시리즈, 다른 제조사의 데이터시트와 SiC 소자, IEC 61800 시리즈 본문, 인버터 효율의 측정 논문. 식은 이 장이 데이터시트 지표에서 직접 구성했고 계산으로 확인했다. 열 용량·보드 방열·루프 인덕턴스는 이 장의 가정이다. 이 장의 손실·온도는 데이터시트 전형값과 가정으로 만든 추정이며 측정이 아니다. 두 소자의 비교는 특정 제품 한 쌍의 비교이고 제품 추천이 아니다.

5.8.2 개념 — 소자 손실의 합이 아니라 주파수·열 경로·기생 인덕턴스의 균형

결론부터 적으면 다음과 같다. 관절 내장 인버터의 전력 반도체 선택은 소자 한 개의 도통 저항으로 정해지지 않는다. 스위칭 주파수를 높이면 전류 리플이 줄고 전류 루프 대역폭을 높일 수 있으나 스위칭 손실·$dv/dt$ 방출·소자당 발열이 늘고, 그 크기는 역회복 전하 $Q_{rr}$·출력 전하 $Q_{oss}$·게이트 전하가 결정한다. 같은 손실이라도 소자의 열 경로(패키지의 어느 면으로 방열하는가)가 접합 온도를 정하고, 저속 회전에서는 전류의 순시값이 열 맥동을 만든다. 전력 루프 인덕턴스는 스위칭 순간의 전압 오버슈트를 정해 소자 전압 등급을 소진한다.

이 장의 계산 결과를 미리 적으면 다음과 같다. ① 영상분 주입 PWM의 선형 한계는 변조 지수 1.000($\hat V=V_{dc}/\sqrt3$), 주입이 없으면 $V_{dc}/2$로 0.866배이다. ② 48 V·피크 30 A·$f_{sw}$에 따라 3레그 손실은 Si가 20 kHz에서 11.4 W(효율 98.99 %), 100 kHz에서 19.1 W이고 GaN이 100 kHz에서 9.1 W(99.20 %)이다. Si의 역회복이 스위칭 관련 손실의 38 %를 차지한다. ③ 상 인덕턴스 0.05 mH에서 피크-피크 리플은 20 kHz에 7.2 A, 100 kHz에 1.4 A이고 0.30 mH에서는 1.20 A와 0.24 A이다. ④ 전류 루프 대역폭 상한(위상 여유 60°, 1.5 샘플 지연)은 20 kHz에서 1.11 kHz, 100 kHz에서 5.56 kHz이다. ⑤ 정지 유지의 접합 온도는 Si 76 °C, GaN(보드 방열) 114 °C, GaN(상면 방열) 82 °C이다. ⑥ 전력 루프 인덕턴스 2 nH에서 링잉 상한은 57 V로 48 V 버스의 최대 전압이 100 V 등급을 넘는다.

5.8.3 원리

5.8.3.1 3상 하프브리지와 전압 이용률

3상 인버터는 레그 3개(상측·하측 소자 한 쌍)로 이루어지며 상 $x$의 극 전압은 듀티 $d_x$에 따라 $0$과 $V_{dc}$ 사이에서 스위칭한다. 결론부터 적으면 각 듀티에 세 듀티의 최댓값과 최솟값의 평균을 빼는 영상분 주입(최소·최대 주입)을 하면 변조 가능한 상 전압 피크가 정현파 PWM의 $V_{dc}/2$에서 $V_{dc}/\sqrt3$로 $2/\sqrt3=1.155$배 커진다. 전압 벡터의 육각형 꼭짓점 크기가 $2V_{dc}/3$이고 내접원 반지름이 $(2V_{dc}/3)\cos30^\circ=V_{dc}/\sqrt3$이므로 이것이 5.7의 전압 한계이다. 듀티는 다음이다.

$$d_x=\tfrac12+\frac{v_x-\tfrac12(\max_yv_y+\min_yv_y)}{V_{dc}},\qquad v_x=\hat V\cos\!\bigl(\theta-\tfrac{2\pi}{3}x\bigr).$$

전류 센싱·SVPWM의 벡터 시퀀스·데드타임 보상은 5.6이다.

5.8.3.2 소자 지표 — Si MOSFET과 GaN 하프브리지

결론부터 적으면 손실을 정하는 지표는 도통 저항 $R_{DS(on)}$ 외에 중첩 시간을 정하는 게이트 전하($Q_{gd}$)와 구동 전류, 하드 스위칭 때마다 소산되는 출력 전하 $Q_{oss}$, Si 바디 다이오드의 역회복 전하 $Q_{rr}$, 데드타임 동안의 역도통 전압 $V_{SD}$이다. GaN 하프브리지 데이터시트는 역회복 전하를 0 nC로 적고 입력·출력 용량이 작다. 대신 제3사분면(역도통) 전압이 Si 바디 다이오드보다 높아 데드타임을 짧게 해야 한다. 아래 표는 이 장이 사용한 값이다(출처는 풀이 예제의 입력 표).

5.8.3.3 손실 모델 — 항목과 기본파 평균

한 레그의 순시 손실을 항목별로 나타내고 기본파 한 주기로 평균한다. 전류는 $i=\hat I\cos\theta$이며 역률은 1이다.

• 도통 $P_c=R_{DS(on)}(T_j)\,i^2$. 동기 정류에서는 전류 방향과 무관하게 상·하 소자 중 켜진 쪽이 채널로 도통하므로 레그 합이 듀티와 무관하다. 평균은 $R\hat I^2/2$이다.
• 중첩 $P_{ov}=\tfrac12V_{dc}\lvert i\rvert(t_{on}+t_{off})f_{sw}$. Si는 $t=(Q_{gs2}+Q_{gd})/I_g$, GaN은 데이터시트가 보수적 근사로 안내하는 슬루율 25 V/ns에서 $t=V_{dc}/(25\ \mathrm{V/ns})$로 두었다. 평균은 $V_{dc}\hat I(t_{on}+t_{off})f_{sw}/\pi$이다.
• 출력 전하 $P_{oss}=C_{eq}V_{dc}^2f_{sw}$. GaN은 데이터시트의 $C_{OSS(ER)}$(소자 하나 441 pF)로 두 소자를 합치고, Si는 $\tfrac12Q_{oss}V$의 상한을 두 소자에 적용해 $Q_{oss}V_{dc}$로 두었다.
• 역회복 $P_{rr}=Q_{rr}V_{dc}\min(\lvert i\rvert/16\ \mathrm{A},\,1.5)f_{sw}$(Si만). 전류에 비례하는 배율은 이 장의 가정이다.
• 데드타임 $P_{dead}=2f_{sw}t_dV_{SD}\lvert i\rvert$.
• 게이트 구동 $P_g=2Q_gV_gf_{sw}$(드라이버에서 소산, 접합 온도에서는 제외).

LMG2100R044 데이터시트의 일차 근사식(전력 손실의 식 3·4·5)은 구동 손실 $2Q_GV_{CC}f_{sw}$, 도통 손실 $I_{RMS}^2R_{DS(on)}$, 스위칭 손실 $V_{IN}I_{OUT}t_{TR}f_{sw}+V_{IN}^2C_{OSS(ER)}f_{sw}$이며 $t_{TR}$을 $V_{IN}/25$ V/ns로 근사하라고 안내한다. 이 장은 중첩 손실에 선형 중첩 계수 $\tfrac12$를 곱한 점이 다르며, 데이터시트가 말하는 전환 시간이 개별 전환인지 합인지 문구가 모호하다. 도통 저항의 온도 의존은 $R(T_j)=R_{25}[1+\alpha(T_j-25)]$로 두었고 Si는 그림에서 읽은 125 °C의 약 1.8배($\alpha=0.008$/K), GaN은 정규화 곡선의 125 °C 약 1.6배($\alpha=0.0058$/K)이다.

5.8.3.4 스위칭 주파수 — 리플·대역폭·데드타임

결론부터 적으면 스위칭 주파수는 손실과 반대 방향으로 세 가지를 개선한다. 첫째, 상전류 리플은 $L_{ph}f_{sw}$에 반비례한다. 중앙 정렬 PWM 한 주기의 리플은 극 전압에서 중성점 전압을 뺀 상 전압에서 한 주기 평균 상전압(기본파 성분은 $Ri$와 역기전력이 받는다)을 제거한 값을 $L$로 적분해 얻는다. 이 장은 한 주기를 8000점으로 나눠 계산했고, 피크-피크의 최댓값은 닫힌 식 $V_{dc}/(6L_{ph}f_{sw})$로 상한이 정해진다(5.6.3.3). 둘째, 전류 제어 주기가 $T_s=1/f_{sw}$이고 지연이 $1.5T_s$일 때 극-영점 상쇄 PI의 개루프 위상 여유는 $90^\circ-360^\circ\cdot1.5\,f_{bw}/f_s$이므로 대역폭 상한이 $f_{bw}=(90^\circ-PM)f_s/(540^\circ)$로 $f_s$에 비례한다(5.7.3.3의 모델). 셋째, 데드타임 $t_d$가 만드는 평균 전압 오차 $\Delta V=t_df_{sw}V_{dc}$는 주파수와 데드타임의 곱에 비례하므로 GaN의 짧은 데드타임이 높은 주파수의 오차 증가를 상쇄한다. 이 오차는 속도가 낮을 때 역기전력 $\omega_e\psi$와 비교되어 센서리스 한계를 정한다(5.7.3.6).

5.8.3.5 열 설계 — 정상 상태와 저속 열 맥동

접합 온도의 정상 상태는 $T_j=T_h+P_{dev}\,(R_{\theta jx}+R_{board})$이다. $T_h$는 하우징 경계 온도, $P_{dev}$는 소자 하나가 받는 손실(Si는 레그 FET 손실의 절반, GaN 하프브리지는 패키지 하나가 레그 전체), $R_{\theta jx}$는 데이터시트의 접합-방열면 열 저항(Si는 드레인 패드 $R_{\theta JC}$ 1.0, GaN 보드 방열은 $R_{\theta JB}$ 6.2, 상면 방열은 $R_{\theta JC(top)}$ 0.7 °C/W), $R_{board}$는 방열면에서 하우징까지의 열 저항으로 이 장이 3.0 °C/W로 가정했다. 비정상 응답은 포스터 열 회로 $\Delta T(t)=\sum_iR_i\,x_i$, $\tau_i\dot x_i=P-x_i$로 계산하며 시정수는 소자·패키지 20 ms, 보드·하우징 2 s로 가정했다(열 용량은 데이터시트에 없다).

저속 회전에서는 전류의 순시값이 열 맥동을 만든다. 도통 손실이 $i^2$에 비례하므로 순시 최대값이 평균의 2배이고, 전기 주파수 $f_e$가 열 시정수의 역수보다 낮으면 접합 온도가 순시 손실을 따라간다. 정지 유지에서는 회전자 각에 따라 한 상이 피크 전류 $\hat I$를 계속 전달하므로 최악 상의 소자가 평균의 약 2배 손실로 정상 상태에 도달한다. 이 거동은 모터 권선 온도와 함께 8.7에서 열 제한 운용으로 이어진다.

5.8.3.6 기생 인덕턴스·링잉·게이트 구동

스위칭 순간 전력 루프(버스 커패시터–상측 소자–하측 소자–션트)의 인덕턴스 $L_\sigma$에 흐르던 전류 $I$가 소자 출력 커패시턴스 $C$로 전환되어 전압이 버스 전압 위로 $\Delta V=I\sqrt{L_\sigma/C}$만큼 오른다(비감쇠 상한). GaN 하프브리지는 드라이버와 소자를 한 패키지에 넣어 공통 소스 인덕턴스와 루프 인덕턴스를 줄이고(LMG2100R044 데이터시트의 설명), $dv/dt$는 권장 운전 조건에서 50 V/ns까지 허용한다. Si 소자는 게이트 드라이버가 전류를 정한다. DRV835x는 소스 전류 50 mA~1 A·싱크 전류 100 mA~2 A의 설정, VGS 핸드셰이크와 최소 데드타임 삽입(50·100·200·400 ns의 선택), VDS 과전류 보호, 5·10·20·40 V/V 이득의 션트 증폭기를 제공한다고 기술한다. LMG2100R044는 겹침 보호가 없어 상·하 입력을 동시에 켜면 두 소자가 모두 켜지므로 입력 생성부가 단락을 막아야 한다(데이터시트 기술). 게이트 구동 회로와 EMI 대책은 8.11·8.9이다.

5.8.4 알고리즘

전력단 선정과 검증 절차:
  1. 요구: Vdc(회생 시 상승 포함), I_pk(정지 유지 포함), m_max, 모터 L_ph, 속도·정지 토크
  2. f_sw 후보: 리플 허용(ΔI_pp ≤ 목표), f_bw ≤ f_s/18(PM 60°), 데드타임 전압 오차 ≤ 하한 속도의 EMF
  3. 소자 후보마다: R(Tj)·Q_g·Q_gd·Q_oss/C_oss(ER)·Q_rr·V_SD → 항목별 손실(도통·중첩·Oss·Qrr·데드)
  4. 열: P_dev, R_th(경로), T_housing → Tj(정지 유지, 저속 회전), 열 맥동(포스터 회로)
  5. 기생: L_sigma ≤ (V_rating - V_dc_max) / I · sqrt(C)  (링잉 상한), 슬루율·게이트 전류 설정
  6. 보호·센싱: 션트 위치, VDS 감시, 데드타임·겹침 보호, STO 경로(26.7)
  7. 시험으로 닫기: 손실·온도·링잉은 측정(5.26)으로 모델을 보정

5.8.5 풀이 예제 — 48 V·피크 30 A 인버터의 손실·리플·열·링잉

결론부터 적으면 다음과 같다. ① 영상분 주입의 선형 한계가 $m=1$로 닫힌 식과 일치한다. ② 같은 모터 전류에서 GaN 100 kHz의 손실(9.1 W)이 Si 20 kHz(11.4 W)보다 작다. ③ 20 kHz에서 Si와 GaN의 레그당 손실 차이는 도통 0.56 W와 스위칭 관련 0.54 W로 비슷하고, 100 kHz에서는 스위칭 관련 항목이 2.72 W로 지배한다. $f_{sw}$가 5배가 되면 Si의 손실은 1.7배가 되는 반면 GaN은 1.1배이다. ④ 소자 효율의 차이는 0.21 %p로 작아서 이 선택의 의미는 소자당 발열·리플·대역폭에서 나온다. ⑤ 열 경로 가정이 접합 온도를 가른다.

구현. duties·rds·leg_power·leg_loss·ripple·foster·ring_peak·bw_max. 아래 코드는 핵심 알고리즘이며 소자 입력, 접합 온도 자기일관 반복, 스윕, 표와 그림은 스크립트에 있다.

from math import sin, cos, sqrt, pi, exp

def duties(th, vpk, Vdc):
    """최소·최대 영상분 주입 PWM의 3상 듀티(각도 th)."""
    v = [vpk * cos(th - 2 * pi * k / 3) for k in range(3)]
    z = -(max(v) + min(v)) / 2
    return [0.5 + (x + z) / Vdc for x in v]

def rds(dv, Tj):
    return dv['R25'] * (1 + dv['aT'] * (Tj - 25.0))

def leg_power(dv, V, Ip, f, Tj, th):
    """레그(상·하 소자) 순시 손실 항목[W], 전류 Ip*cos(th)."""
    i = abs(Ip * cos(th))
    q = dv['Qgs2'] + dv['Qgd']
    tn = q / dv['Ion'] if dv['Ion'] else dv['tr']
    tf = q / dv['Ioff'] if dv['Ioff'] else dv['tf']
    qr = dv['Qrr'] * min(i / dv['Iqrr'], 1.5)
    return dict(cond=rds(dv, Tj) * i * i,
                ov=0.5 * V * i * (tn + tf) * f,
                rr=qr * V * f,
                dead=2 * f * dv['td'] * dv['Vsd'] * i,
                oss=dv['Ceq'] * V * V * f)

def leg_loss(dv, V, Ip, f, Tj, N=720):
    """기본파 한 주기 평균(게이트 손실은 드라이버)."""
    acc = {}
    for k in range(N):
        p = leg_power(dv, V, Ip, f, Tj, 2 * pi * k / N)
        for key, x in p.items():
            acc[key] = acc.get(key, 0.0) + x / N
    acc['gate'] = 2 * dv['Qg'] * dv['Vg'] * f
    return acc

def ripple(V, L, f, m, th, N=8000):
    """중앙 정렬 PWM 1주기 상전류 리플(평균 상전압 제거)."""
    d = duties(th, m * V / sqrt(3), V)
    tr, i, h = [], [0.0] * 3, V / f / N / L
    vp = []
    for k in range(N):
        t = (k + 0.5) / N
        u = [1.0 if abs(2 * t - 1) < x else 0.0 for x in d]
        vn = sum(u) / 3
        vp.append([u[j] - vn for j in range(3)])
    vb = [sum(r[j] for r in vp) / N for j in range(3)]
    for r in vp:   # 평균 상전압은 R·i와 역기전력이 받는다
        i = [i[j] + (r[j] - vb[j]) * h for j in range(3)]
        tr.append(i)
    pk, ms = 0.0, 0.0
    for j in range(3):
        a = [r[j] for r in tr]
        mu = sum(a) / N
        pk = max(pk, max(a) - min(a))
        ms += sum((x - mu) ** 2 for x in a) / N / 3
    return pk, sqrt(ms)

def foster(P, dt, net, st=None):
    """포스터 열 회로 ZOH 갱신. net=[(R_i, tau_i)]."""
    st = st or [0.0] * len(net)
    st = [x * exp(-dt / tau) + P * R * (1 - exp(-dt / tau))
          for x, (R, tau) in zip(st, net)]
    return sum(st), st

def ring_peak(I, Ll, C):         # 비감쇠 LC 전압 상승 상한
    return I * sqrt(Ll / C)

def bw_max(fs, pm, nd=1.5):  # 극-영점 상쇄 PI, 지연 nd
    return (90 - pm) * pi / 180 / (2 * pi * nd) * fs

① 손실(48 V, 피크 30 A, $m=0.9$, 단위 W, 레그당 평균).

도통 손실이 지배적이고 스위칭 항목은 $f_{sw}$에 비례해 늘어난다. Si에서 역회복과 중첩이 비슷한 크기이며 둘은 GaN에서 각각 0과 약 1/6이다. 효율 계산에는 게이트 구동 손실(Si 100 kHz에서 3레그 0.22 W)을 포함했다. GaN의 접합 온도는 단일 패키지가 레그 전체 손실을 방열하는 구조 때문에 Si 소자 하나(손실의 절반)보다 높다.

② 스위칭 주파수 스윕(그림 2).

③ 상 전류 리플(피크-피크 최댓값 · RMS 평균, 단위 A).

④ 데드타임 전압 오차.

5.7의 센서리스 예시가 사용한 데드타임 0.5 µs(0.48 V)는 Si 드라이버의 최대 설정(400 ns)보다 큰 보수적 값이며, 역기전력이 오차와 같아지는 속도가 46 rpm(예시 모터)이다. 오차를 줄이면 이 속도가 내려간다. 데드타임 보상 방법은 5.6이다.

⑤ 열: 정지 유지의 $T_j$(°C)와 저속 회전의 $T_j$ 맥동 피크-피크(K)(그림 3).

정지 유지의 순시 손실은 평균의 약 1.9배이고 $f_e$가 0.1 Hz 부근에서는 맥동이 이 순시 값을 따라간다. GaN 보드 방열의 경우 정지 유지 온도가 114 °C로 상면 방열 경로를 사용할 때의 82 °C보다 훨씬 높다. 이 값은 보드→하우징 열 저항 3.0 °C/W 가정에 의존한다. LMG2100R044의 절대 최대 접합 온도는 150 °C이고 연속 35 A 정격은 $T_J=25$ °C 조건이며, 온도에 따른 허용 전류의 감소는 읽지 못했다 (확인 필요).

⑥ 전력 루프 인덕턴스의 링잉 상한.

⑦ 전류 루프 대역폭 상한(극-영점 상쇄 PI, 1.5 샘플 지연).

⑧ 독립 라이브러리 대조.

대조 결과는 도통·중첩 평균이 닫힌 식·quad와, 선형 한계가 brentq와, 리플이 반송파 비교와 $2.6\times10^{-3}$ 이내에서, 열 회로가 cont2discrete와 기계 정밀도로, 링잉 상한이 LC solve_ivp와, 위상 여유가 control.margin과 ±0.3° 안에서 일치함을 보인다. 이 대조는 계산 구현의 정합성이며 손실 모델이 실제 인버터와 맞는다는 확인이 아니다. 중첩 손실 대조의 6e-6 상대 차이는 기본파 한 주기를 720점으로 나눈 수치 적분의 오차이다.

한계. 데이터시트 전형값을 사용했고 소자 편차·온도·전류에 따른 $Q_{rr}$·$C_{oss}$ 변화·게이트 저항·실제 PCB의 기생 요소가 없다. 하드 스위칭 가정에서 전환 시간은 전하 모델과 슬루율 가정으로 추정했다. 열은 2소자 포스터 회로(시정수 가정)이며 3차원 열 확산·인접 소자의 상호 가열·모터 권선 온도와의 결합은 없다. 링잉은 비감쇠 상한이며 실제 오버슈트는 감쇠와 전환 속도에 의존하고 $C$는 소자 하나의 $C_{oss}$로 두었다. 모든 값은 특정 데이터시트 제품 두 개에 대한 것이며 다른 소자에는 적용되지 않는다.

견해: 관절 내장 드라이브에서 GaN 하프브리지의 이득은 효율 수치(이 예제에서 0.21 %p)보다 20 kHz급 Si 대비 5배 높은 스위칭 주파수에서 같은 손실로 얻는 리플 감소와 전류 루프 대역폭이라고 본다. 근거는 이 예제에서 100 kHz GaN의 손실(9.1 W)이 20 kHz Si(11.4 W) 이하이고 같은 상 인덕턴스에서 리플이 1/5이며 대역폭 상한이 5배라는 점이다. 반대로 소자당 손실 밀도가 높은 패키지는 열 경로가 설계의 지배 요인이다. 이 장은 비용·조달·신뢰성 시험 결과를 비교하지 않았다.

5.8.6 설계 트레이드오프 — 소자와 스위칭 주파수의 선택

• ① Si MOSFET, 20 kHz급 스위칭. 부품이 풍부하고 소자당 열 경로가 단순하나 역회복·데드타임이 길어 주파수를 올리기 어렵고, 상 인덕턴스가 작은 모터는 리플이 크다.
• ② GaN 하프브리지, 100 kHz급 스위칭. 손실이 주파수에 덜 민감하고 리플·대역폭에 유리하다. 패키지당 손실이 커 열 경로가 지배적이고 $dv/dt$·기생 인덕턴스 관리와 겹침 방지가 필요하다.
• ③ 중간 주파수(40~50 kHz)의 Si. 모터 인덕턴스에 맞춰 리플을 줄이면서 열 부담을 늘리지 않는다. 대역폭 상한이 $f_s/18$이어서 20 kHz의 약 2.5배이다.

견해: 새로 설계하는 관절 모듈에서 모터 상 인덕턴스가 0.1 mH 이하로 작다면 소자 효율보다 리플을 먼저 검토하고, 스위칭 주파수를 정한 뒤 소자를 고르는 순서가 맞다고 본다. 근거는 이 예제에서 0.05 mH·20 kHz의 리플이 피크 전류의 24 %에 이르러 전류 센싱 범위와 토크 리플에 직접 영향을 주기 때문이다. 모터의 철손에 미치는 리플의 영향은 이 장이 계산하지 않았다.

5.8.7 응용 축 비교

이 표는 이 책의 정리이며 장별 요구의 수치는 이 장이 확인하지 않았다.

5.8.8 관련 규격·프로토콜과 대표 제품 현황

대표 제품과 현황(기준 시점 2026-11-05, 제조사 공식 데이터시트, 시장 점유·가격은 확인하지 못했다):

LMG5200의 "게이트 드라이버 10 MHz 스위칭" 같은 성능 서술은 제조사 주장치이며 (공개 주장치) 이 장이 검증하지 않았다.

5.8.9 관련 규제·인증 요구와의 연결

전력 반도체 선택 자체를 규정하는 법령은 확인하지 못했다. 인버터가 제공하는 STO(안전 토크 차단)·SS1 같은 안전 기능의 전력단 요건은 26.7, 성능 수준·SIL 입증은 26.5·26.6, 전기 안전·EMC 시험 요건은 8.9·27.27·26.27와 이어진다. GaN 하프브리지의 겹침 보호 부재(LMG2100R044)와 같은 소자 특성은 STO 경로·입력 생성부의 설계 요건에 영향을 준다. 이 장은 해당 규격의 조항을 읽지 못했다 (확인 필요).

5.8.10 한계·유의점·미해결

• 전형값과 가정. 모든 결과는 데이터시트 전형값과 이 장의 가정(보드 열 저항, 열 시정수, 슬루율, 역도통 전압)에서 나온다. 실제 인버터의 손실은 측정으로 확인해야 한다(5.26).
• 하드 스위칭 단순화. 전류 방향·크기에 따른 소프트·하드 스위칭 구분을 하지 않았고 $Q_{rr}$의 전류·$di/dt$ 의존을 선형 가정으로 단순화했다.
• 열. 3차원 열 확산·인접 소자 간 결합·권선 온도와의 결합·냉각 방식(8.7)을 모델링하지 않았다.
• EMI. 링잉의 상한만 계산했고 방사·전도 방출(8.9)은 다루지 않았다.
• SiC·고전압. SiC 소자와 고전압(수백 V) 인버터는 이 장의 범위 밖이다.
• 수명. 열 사이클에 의한 솔더·본드 피로와 신뢰성(5.25)은 계산하지 않았다.

5.8.11 체크포인트·연구 질문·출처

체크포인트:

1. 최소·최대 영상분 주입이 변조 지수를 $2/\sqrt3$배 키우는 이유를 듀티 식에서 유도하라.
2. 한 레그의 평균 도통 손실이 $R\hat I^2/2$이고 평균 중첩 손실이 $V\hat I(t_{on}+t_{off})f/\pi$임을 $\langle\lvert\cos\theta\rvert\rangle=2/\pi$로 유도하라.
3. Si의 $Q_{rr}$·$Q_{oss}$ 손실이 $f_{sw}$에 비례하는 이유와 GaN이 이를 낮추는 지표를 데이터시트에서 찾아 적어라.
4. 전류 루프 대역폭 상한 $f_{bw}=(90^\circ-PM)f_s/540^\circ$를 지연 $1.5T_s$에서 유도하라.
5. 정지 유지에서 최악 상의 손실이 평균의 약 2배인 이유를 $i^2$에서 설명하라.
6. 링잉 상한 $I\sqrt{L_\sigma/C}$를 LC 공진의 에너지 보존에서 유도하고 감쇠를 포함하면 어떻게 달라지는지 설명하라.

연구 질문:

• 관절 내장 인버터에서 스위칭 주파수와 모터 상 인덕턴스를 함께 최적화하는 설계 방법은 무엇인가(리플·손실·철손·소음의 결합)?
• GaN 하프브리지의 대전류 역도통(제3사분면) 손실과 데드타임 최소화는 MCU의 PWM 분해능과 어떻게 결합되는가?
• 저속 열 맥동에 의한 열 사이클 수명을 정지 유지 시간 분포에서 어떻게 예측하는가?

1차 출처(조회 2026-11-05).

• Texas Instruments, CSD19531Q5A 100 V N-Channel NexFET Power MOSFETs, SLPS406B, Sep 2013 – Rev. May 2014 — 직접 읽음.
• Texas Instruments, LMG2100R044 100V, 35A GaN Half-Bridge Power Stage, SNOSDF9B, Jul 2023 – Rev. Mar 2024 — 직접 읽음(식 3~5, 5.5 전기 특성, 그림 5-3~5-6, 7.3절, 8.2절).
• Texas Instruments, LMG5200 80-V, 10-A GaN Half-Bridge Power Stage, SNOSCY4E, Mar 2015 – Rev. Oct 2018 — 직접 읽음(특징·전기 특성).
• Texas Instruments, DRV835x 100-V Three-Phase Smart Gate Driver, SLVSDY6A, Aug 2018 – Rev. Jun 2019 — 특징·설명·데드타임·게이트 전류 표만 읽음.
• SciPy 1.18.1(integrate.quad·solve_ivp, optimize.brentq, signal.sawtooth·cont2discrete), numpy 2.5.4, python-control 0.10.2(tf·margin).

다음 장. 5.9은 서보 시스템의 위치·속도·전류 루프 구조와 튜닝, 공진 억제를 다룬다. 이 장에서 얻은 스위칭 주파수에 따른 전류 루프 대역폭 상한이 서보 루프의 가장 안쪽 대역폭을 정하며, 상위 루프는 그 위에서 차례로 구성된다.